2、开发环境搭建：Pango Design Suite安装与破解、License配置、工程创建流程、软件界面介绍

好，咱们正式开始动手了。这一章我带你搞定开发环境。说白了，就是把你电脑武装成一个能写FPGA代码的工作站。紫光同创用的工具叫Pango Design Suite（简称PDS），我当年第一次装它的时候，光License就折腾了一下午。嗯，今天我把这些坑都给你填平。

2.1 Pango Design Suite的获取与安装

先说说怎么拿到这个软件。你可以去紫光同创的官网下载，或者找代理商要安装包。我个人习惯是直接找代理商，因为有时候官网的下载链接会更新，代理商给的版本更稳定。

安装包大概几个G，下载完直接双击运行。这里有几个要点：

  • 路径不要有中文：我见过有人装在“D:\开发工具\PDS”这种路径，结果编译报错。老老实实用英文路径。
  • 关闭杀毒软件：安装过程中会写注册表，杀毒软件可能会拦截。我建议你装的时候暂时关掉。
  • 选择完整安装：默认选项就行，别手贱去勾选什么“自定义组件”，除非你很清楚自己在干什么。

小提示：安装完成后，桌面会出现两个图标——PDS和ModelSim。ModelSim是仿真用的，后面章节会讲。现在先别管它。

2.2 License配置——最容易翻车的地方

安装完软件，第一件事就是配License。没有License，PDS就是个摆设。你想想看，辛辛苦苦装完了，打开软件提示“License not found”，那得多郁闷。

License文件一般有两种来源：

  • 正版用户：紫光同创会给你一个正式的License文件。
  • 学习评估：网上有一些社区分享的License，但注意，这些仅供个人学习使用。

配置步骤其实很简单：

  1. 打开PDS软件，点击菜单栏的 Help → License Configuration。
  2. 在弹出的窗口中，选择 Use License File。
  3. 点击 Browse，找到你的License文件（通常是.lic后缀）。
  4. 点击OK，重启软件。

注意：我曾经遇到过一个问题——License文件路径里带了空格，结果死活认不到。后来我把License文件直接放到PDS安装目录下，问题就解决了。所以，建议你把License文件放在PDS的根目录，比如“C:\Pango\PDS_2022.1\license.lic”。

还有一个坑：License有有效期。我记得有一次项目赶进度，半夜编译突然报错，一看License过期了。嗯，从那以后我每次开机都会检查一下License的到期时间。

2.3 工程创建流程——从零开始建项目

License配好了，咱们来建第一个工程。打开PDS，你会看到欢迎界面。点击 Create New Project，或者直接点工具栏上的新建图标。

创建工程分几步走：

  1. 工程名称和路径：名字别太长，路径别带中文。我习惯用“项目名_日期”的格式，比如“uart_20250101”。
  2. 选择工程类型：一般选 RTL Project。如果你有现成的网表文件，可以选其他选项。
  3. 添加源文件：这一步可以跳过，后面再添加。初学者建议先跳过，免得手忙脚乱。
  4. 选择器件：这里要选你板子上的FPGA型号。比如我用的PGL22G开发板，就选 Logos系列 → PGL22G。
  5. 综合/仿真工具：默认用PDS自带的综合器，仿真器选ModelSim。保持默认就行。

点击Finish，工程就建好了。是不是很简单？

核心要点：器件型号一定要选对！选错了，后面编译出来的bit文件烧进去是跑不起来的。我见过有人把PGL22G选成了PGL50G，折腾了两天才发现是器件选错了。

2.4 软件界面介绍——熟悉你的战场

工程建好了，咱们来看看PDS的界面。说实话，PDS的界面和Vivado有点像，但又有自己的特色。我把它分成几个区域：

区域 名称 作用
左上 工程管理区 显示工程文件结构，包括源文件、约束文件、IP核等
中间 代码编辑区 写Verilog/VHDL代码的地方，支持语法高亮
下方 信息输出区 显示编译信息、警告、错误等
右侧 功能面板 包括Tcl控制台、查找结果、书签等

你可能会问：“这么多面板，我该关注哪个？”我的建议是：

  • 写代码时：盯着中间和左上。
  • 编译时：盯着下方，看有没有Error。
  • 调试时：用右侧的Tcl控制台，可以输入命令。

嗯，这里要注意一点：PDS的工具栏里有一个 Flow Navigator（流程导航器），它把整个开发流程分成了几个步骤：

  • Project Manager（项目管理）
  • Design Entry（设计输入）
  • Synthesis（综合）
  • Implementation（实现）
  • Program Device（下载）

你按这个顺序一步步点下去，就能完成整个开发流程。说白了，这就是一个傻瓜式向导，对新手特别友好。

个人经验：我刚开始用PDS时，总喜欢到处点菜单，结果经常找不到功能。后来我发现，右键才是王道——在工程管理区右键源文件，可以设置属性；在代码编辑区右键，可以快速跳转到定义。多用右键，效率翻倍。

2.5 第一个测试工程——验证环境是否正常

环境搭好了，咱们写个最简单的代码验证一下。新建一个Verilog文件，输入：

module led_test (
    input  clk,
    input  rst_n,
    output reg led
);

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        led <= 1'b0;
    else
        led <= ~led;
end

endmodule

然后点击工具栏上的 Run Synthesis。如果综合通过，说明你的环境没问题。如果报错，检查一下：

  • 语法有没有写错？
  • 器件型号对不对？
  • License有没有过期？

我曾经遇到一个新手，综合报错“Module not found”，结果是他把文件名写错了。嗯，这种低级错误我也犯过，别笑。

好了，这一章的内容就到这里。环境搭好了，下一章咱们正式开始写代码。记住，开发环境就像你的工具箱，工具顺不顺手，直接影响干活的心情。花点时间把环境配好，后面会省很多事。

← 上一章 📖 返回目录 下一章 →