紫光同创FPGA · 从入门到精通
30章
实战进阶
01
紫光同创FPGA概述
国产FPGA发展
Titan/Logos/Compact
开发板选型
02
开发环境搭建
Pango Design Suite
License配置
工程创建
03
硬件描述语言基础(Verilog)
模块/wire/reg
运算符
assign/always
04
组合逻辑设计
基本门电路
多路选择器
加法器/编码器
05
时序逻辑设计
触发器/寄存器
计数器
分频器
06
状态机设计
Moore/Mealy
三段式
交通灯控制器
07
IP核使用入门
PLL/Block RAM
FIFO
DSP48
08
仿真与调试
Testbench
ModelSim/PangoSim
Signal Tap/VIO
09
时序约束入门
时钟约束
输入输出延迟
时序违例修复
10
UART串口通信
协议解析
波特率发生器
回环测试
11
SPI总线通信
CPOL/CPHA
Master/Slave
Flash读写
12
I2C总线通信
起始/停止条件
应答机制
EEPROM控制器
13
按键消抖与LED控制
机械抖动
消抖算法
呼吸灯PWM
14
数码管显示
静态/动态扫描
段选位选
数字时钟
15
VGA显示接口
时序标准
行场同步
彩条/字符
16
HDMI显示接口
TMDS编码
DVI/HDMI
OSERDES输出
17
DDR3内存控制器
MIG IP核
读写时序
AXI4/带宽测试
18
以太网通信入门
OSI/TCP/IP
RGMII时序
UDP收发
19
高速串行收发器
GTP/GTX
眼图测试
误码率分析
20
AD/DA数据采集
ADC接口(SPI/并行)
DAC波形
数字示波器原型
21
图像采集与处理
OV5640/DVP
RGB转灰度
Sobel边缘检测
22
音频信号处理
I2S协议
音频编解码
FFT/回声
23
电机控制
PWM/H桥
直流电机PID
步进电机
24
RISC-V软核处理器
VexRiscv
SoC搭建
FreeRTOS移植
25
FPGA与ARM协同设计
Zynq架构
AXI总线
Linux驱动/加速
26
功耗优化技巧
动态/静态功耗
时钟门控
操作数隔离
27
可靠性设计
看门狗/TMR
CRC校验
EDAC纠错
28
项目实战1：数字存储示波器
ADC采集
SRAM缓存
VGA+按键
29
项目实战2：网络摄像头
OV5640
以太网UDP
PC上位机
30
项目实战3：智能小车控制系统
电机驱动
摄像头循迹
超声波避障/蓝牙